>  > 


【CPU】AMD、16コアの「Ryzen 9 3950X」を9月に投入 〜Vega統合型のRyzen 3400Gと3200Gも追加


2019/06/11 13:35

https://pc.watch.impress.co.jp/img/pcw/docs/1189/507/001_o.jpg
AMDが発表したRyzen 9 3950Xを手に持つAMD CEO リサ・スー氏。同CPUは9月から提供開始予定

 AMDは、6月10日(現地時間)にゲーム業界の業界イベントE3 2019が開催されている会場近くで製品発表をイベントを開催し、第3世代Ryzenデスクトップ・プロセッサー(以下第3世代Ryzenと、次世代GPUアーキテクチャRDNAを採用したRadeon RX 5700シリーズの詳細を明らかにした。

□7nmのZen2アーキテクチャを採用してIPCは15%向上、浮動小数点性能は2倍に
https://pc.watch.impress.co.jp/img/pcw/docs/1189/507/002_o.jpg
Zen2アーキテクチャの概要(CPUマイクロアーキテクチャ)(出典 : AMD)

 AMDの第3世代Ryzenは、「Zen2」というアーキテクチャがベースになっている。Zen2はTSMCの7nmプロセスルールに最適化されており、従来の第1世代、第2世代Ryzenに採用されていた「Zen」と比較して2倍の密度を持ち、同じ性能なら消費電力は2分の1に、同じ消費電力なら1.25倍の性能を実現している。

 改善点は多岐にわたっており、分岐予測やスケジューラなどのフロントエンド、整数演算エンジンもAGUが従来世代の2つから3つに増えている。また、浮動小数点演算エンジンも大きく強化されており、256bit幅の乗算と加算が可能になり、AVX256(Intel的な呼び方をすればAVX2)命令に対応している。

https://pc.watch.impress.co.jp/img/pcw/docs/1189/507/003_o.jpg
キャッシュ構成(出典 : AMD)

 キャッシュはL1キャッシュが命令32KB、データ32KBと、従来のZenアーキテクチャのL1キャッシュ(命令キャッシュ64KB、データ32KB)に比べて減っている。しかし、L2キャッシュはCPUあたり512KB、L3キャッシュはCPUあたり4MBとなっており、Zenの2MBから倍増している。このため、キャッシュ階層全体では性能が向上しており、AMDはゲーム実行時などに大きな効果があると説明している。

https://pc.watch.impress.co.jp/img/pcw/docs/1189/507/100_o.jpg
IPCは15%向上、浮動小数点演算性能は2倍に(出典 : AMD)

 これらの改良により、前世代のZenと比較してIPC(1クロックサイクルあたりに実行できる命令数、高ければ高いほど高速に処理を実行できる)は15%向上し、浮動小数点演算性能は2倍になっているという。

>>2 へ続く

2019年6月11日 09:00
PC Watch
pc.watch.impress.co.jp

7.一覧へ戻る
*.
リンク元ページへ戻る

Twitterでつぶやく
LINEで送る
ニュースURL:


| Qwe | DatNews | DatPictures | auch | Flash Lite |
0.トップページへ
Supported by text.qwe